رقائق الذكاء الاصطناعى تدخل عصر التكديس الثلاثى الأبعاد

لم تعد صناعة الرقائق الإلكترونية قادرة على الاعتماد على تصغير الترانزستورات وحدها لزيادة الأداء، إذ تقترب هذه المقاربة من حدودها الفيزيائية والاقتصادية.

لذلك، تتجه كبريات شركات أشباه الموصلات إلى تطوير رقائق ثلاثية الأبعاد تعتمد تكديس الترانزستورات والدوائر فوق بعضها، فى تحول يُتوقع أن يرسم مستقبل صناعة الرقائق الإلكترونية خلال العقد المقبل.

واستنادا إلى تقرير نشرته «الإيكونوميست»، تعمل شركات مثل «سامسونج» وIBM و«إنتل» وTSMC على تطوير تقنيات بناء عمودى للترانزستورات، أبرزها تقنية CFET، التى تتيح تقليص المساحة المطلوبة للبوابات المنطقية إلى النصف، مع تحقيق أداء أعلى أو تحسين كبير فى كفاءة استهلاك الطاقة، على أن تبدأ هذه التقنيات بالوصول إلى المنتجات التجارية مطلع ثلاثينيات القرن الحالى.

ويأتى هذا التوجه بعدما أصبح تصغير الترانزستورات أكثر تكلفة وتعقيدا، فى وقت تباطأ فيه تطبيق قانون مور، وارتفعت تكاليف التصنيع المتقدم، ما دفع القطاع إلى البحث عن حلول هندسية جديدة تعتمد استغلال البعد الثالث بدلا من الاكتفاء بتقليص أبعاد المكونات.

وفى المقابل، تتبنى الصين المسار نفسه، لكن بدافع مختلف.

فالعقوبات الأمريكية التى حرمت شركاتها من أحدث معدات تصنيع الرقائق دفعت «هواوى» إلى تطوير تقنية Logic Folding، التى تقوم على تكديس دوائر إلكترونية كاملة فوق بعضها لتقليل مسافات انتقال الإشارات داخل الشريحة، وهو ما تقول الشركة إنه قد يرفع الأداء ويحسن كفاءة الطاقة بنحو 40%، رغم استخدام تقنيات تصنيع أقدم.

ورغم أن الرقائق العمودية تواجه تحديات كبيرة، مثل إدارة الحرارة وصعوبة التصنيع الدقيق، فإن التقرير يرى أن البناء العمودى بات يمثل الاتجاه الأكثر ترجيحا لمواصلة تطوير الرقائق مع اقتراب أساليب التصغير التقليدية من حدودها.